数字ASIC设计概要：时钟（Clock）信号

风行水上 @ 2012-08-26 21:01:01
标签：

    数字集成电路中，各逻辑单元自行其是而不顾它，整个电路却能工作得井然有序，可以说全赖时钟信号发号施令，统御全局之故。

    时钟结构

    标签：
      分享到：
      comments powered by Disqus
      订阅 / 关注
      导航目录:

      数字 ASIC 设计

      类似文章:
      更多...
      附近文章:
      更多...
      nitrous.io
      免费云端的Linux       NameSilo
      便宜安全的域名       lufax值得参与的固定收益理财

      56/66ms