数字ASIC设计概要：时钟（Clock）信号

数字集成电路中，各逻辑单元自行其是而不顾它，整个电路却能工作得井然有序，可以说全赖时钟信号发号施令，统御全局之故。